Level-Triggered and Edge-Triggered Flip-Flops

[KEMBALI KE MENU SEBELUMNYA]

DAFTAR ISI

1. Tujuan

2. Alat dan Bahan

3. Dasar Teori

4. Percobaan

5. Video

6. Link Download

                1. Tujuan [back]

Untuk mengukursetiap perubahan pada input selama waktu jam aktif (TINGGI atau RENDAH) tercermin pada output sesuai tabel fungsinya.

              2. Alat dan Bahan [back]

•         Clock

•         Gerbang AND

•         Logic State

•         Logic Probe

•      

              3. Dasar Teori [back]

• Gerbang Logika NAND

Arti NAND adalah NOT AND atau BUKAN AND, Gerbang NAND merupakan kombinasi dari Gerbang AND dan Gerbang NOT yang menghasilkan kebalikan dari Keluaran (Output) Gerbang AND. Gerbang NAND akan menghasilkan Keluaran Logika 0 apabila semua Masukan (Input) pada Logika 1 dan jika terdapat sebuah Input yang bernilai Logika 0 maka akan menghasilkan Keluaran (Output) Logika 1.

• Clock

Clock merupakan sinyal listrik yang berupa suatu denyutan dan berfungsi untuk mengkoordinasikan atau mengsinkronisasikan setiap aksi2x atau proses2x yg dilakukan oleh setiap komponen didalam perangkat elektronika.

• Logicstate
  Untuk memberikan binary signal, dimana hanya ada dua nilai yaitu 0 dan 1.

• Logicprobe
  untuk melihat nilai keluaran, dimana hanya ada dua nilai yaitu 0 dan 1

Level-Triggered and Edge-Triggered Flip-Flops

Dalam flip-flop yang dipicu tingkat, output merespons data yang ada pada input selama waktu level pulsa clock adalah TINGGI (atau RENDAH). Artinya, setiap perubahan pada input selama waktu jam aktif (TINGGI atau RENDAH) tercermin pada output sesuai tabel fungsinya. Flip-flop clock-R yang dijelaskan dalam paragraf sebelumnya adalah flip-flop yang dipicu tingkat yang aktif ketika jam TINGGI. Dalam flip-flop yang dipicu oleh tepi, output merespons data hanya pada input RENDAH-ke-TINGGI atau transisi TINGGI ke RENDAH dari sinyal jam. Flip-flop dalam dua kasus ini disebut sebagai positif edge triggered dan edge negative dipicu masing-masing. Setiap perubahan input selama ini pulsa jam TINGGI (atau RENDAH) tidak memiliki efek pada output. Dalam kasus seorang edgetriggered flip-flop, rangkaian pendeteksi tepi mengubah input jam menjadi pulsa yang sangat sempit lebar beberapa nanodetik. Denyut sempit ini bertepatan dengan LOW-to-HIGH atau HIGH-to-LOW transisi input jam, tergantung pada apakah itu flip-flop yang dipicu oleh tepi positif atau a flip-flop negatif yang dipicu tepi. Denyut nadi ini sangat sempit sehingga operasi flip-flop dapat terjadi dianggap telah terjadi di tepi itu sendiri. 

Gambar 10.23 menunjukkan flip-flop clock-R  dengan blok detektor tepi dimasukkan di sirkuit jam. 

              4. Percobaan [back]

Prinsip kerja

Berdasarkan cara kerja clock Semakin tinggi frekuensi clock maka rangkaian digital akan bekerja semakin cepat. Jadi, setiap satuan waktunya saat logic state berlogika 1 dan 0 maka akan menghasilkan output Q = 1 dan Q'= 0 kemudian ketika berlogika 0 dan 1 maka akan menghasilkan output Q = 0 dan Q'= 1 berdasarkan gerbang logika NAND

                        5. Video [back] 

                    6.Link Download [back]

      Video                            :  download!!!

      Simulasi                        :  download!!!

      HTML                           :  download!!!

      Data sheet 7400            :   download!!!